This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-232709

(43) Date of publication of application: 19.08,1994

(51)Int.CI.

H03K 5/135 GO1R 31/28

(21)Application number: 05-296662

(71)Applicant:

INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:

26.11.1993

(72)Inventor:

DICKOL JOHN E

DO DINH LIEN

GRUODIS ALGIRDAS J

(30)Priority

Priority number: 92 985405


Priority date: 04.12.1992 Priority country: US

(54) HIGH-RESOLUTION PROGRAMMABLE PULSE GENERATOR

(57) Abstract:

PURPOSE: To make it possible to correct programmable delay in one tester cycle since the propagation interval of a clock signal in a demultiplexer is shorter than a clock cycle and further shorter than the propagation time of N logic gates.

CONSTITUTION: When a demultiplexer 40 is placed in front of a delay chain 50, the clock signal 15 outputs from the demultiplexer 40 and inputs the delay chain 50, so that a delay control bit can be changed immediately. Then it is not necessary to wait a last pulse to output from the whole delay circuit before a 2nd pulse is impressed, so pulses can be present in the chain within a given time. For example, when a test has a cycle time of 4 nanoseconds, the delay bit is set to 8 nanoseconds in a 1st cycle. The delay of a 2nd cycle is set to 1 nanosecond less than it. Therefore, a 1st pulse is outputted at 8 nanoseconds and a 2nd pulse is outputted (one cycle + program delay)=4+1=5 nanoseconds later, namely, becomes precedent to the 1st pulse, so that there is no dead zone at the start and stop of the test cycle.



LEGAL STATUS

[Date of request for examination]

26.11.1993

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2557185

[Date of registration]

05.09.1996

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

05.09.2002

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-232709

(43)公開日 平成6年(1994)8月19日

(51)Int.Cl.⁵

識別記号

庁内整理番号

H 0 3 K 5/135

4239 - 5 J

技術表示箇所

G 0 1 R 31/28

6912-2G

G01R 31/28

FI

Q

審查請求 有 請求項の数8 OL (全 14 頁)

(21)出願番号

特願平5-296662

(22)出願日

平成5年(1993)11月26日

(31)優先権主張番号 985405

(32)優先日

1992年12月4日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ジョン・エドワード・ディコル

アメリカ合衆国12603、ニューヨーク州ボ ーキープシー、ラウンド・ヒル・ロード

17

(74)代理人 弁理士 合田 湖 (外3名)


最終頁に続く

(54)【発明の名称】 高解像度プログラマブル・バルス発生器

(57)【要約】

【目的】 それぞれタイミングを「オンザフライ」で変 更できる、すなわち1テスタ・サイクル内でプログラマ ブル遅延を修正することができ、既存の遅延回路の制限 のない、高解像度プログラマブル遅延回路(HRPD C) を構成単位として使用する、プログラマブル・パル ス発生器を提供すること。

【構成】 このパルス発生器は、粗遅延と微細遅延と超 微細遅延の3つの構成要素に細分される、タイミング制 御アレイと、それぞれタイミング制御アレイによって制 御される複数のタイミング発生器と、さらに複数のHR PDCプログラマブル遅延回路と、各サイクル内でパル ス遅延及びパルス・エッジを修正するように適当に組み 合わされた固定遅延ブロックを含む。



【特許請求の範囲】

【請求項1】サイクル時間を有するクロック信号を受け 取るための入力を有し、N個の出力を有する、1-Nデ マルチプレクサと、

相互に直列に接続され、それぞれ前記デマルチプレクサ の前記N個の出力のうちの1つによって制御される、N 個の論理ゲートと、

所定の遅延を定義する信号を受け入れるための入力と、 前記デマルチプレクサを駆動して、前記ゲートのうちの 少なくとも1つのゲート中を前記クロックを伝播させ、 前記N個の論理ゲートのうちの最後の論理ゲートで、前 記クロック信号に対して遅延した信号を出力するための 出力とを有する、レジスタとを備え、

前記所定の遅延が、前記クロック信号が前記デマルチプ レクサ中を伝播するのに必要な時間に等しい時間間隔の 後に新しい遅延に再プログラムされ、

前記時間間隔が、前記クロック信号のサイクル時間より 小さく、前記クロック信号が前記N個の論理ゲートすべ て中を伝播するのに必要な時間より小さいことを特徴と する、

プログラマブル遅延回路。

【請求項2】 t total が前記プログラマブル遅延回路中 の遅延であり、

tfixedが前記デマルチプレクサ中の遅延であり、 tblockが前記論理ゲートの1つ中の遅延であり、 Sが前記所定の遅延を表す数であるとして、 プログラマブル遅延が

 $t_{total} = t_{fixed} \times (S+I) t_{block}$

であることを特徴とする、請求項1に記載の回路。

【請求項3】論理ゲートの遅延よりも少なくとも1桁小 30 trotal=tfixed+D×thrpDC さな遅延を有し、タイミング・オンザフライ能力を提供 する、高解像力プログラマブル遅延回路(HRPDC) であって、

クロックによって提供される信号を受け取るための入力 と、出力とを有する、第1の論理ゲートと、

前記第1論理ゲートの出力に接続された入力と、クロッ クによって提供される信号に対して遅延された信号を提 供するための出力とを有する、第2の論理ゲートと、 前記第1論理ゲートの出力に接続され、少なくとも1つ の負荷ブロックを備える、負荷手段とを備え、

前記少なくとも1つの負荷ブロックがそれぞれ、負荷入 力と制御入力を有し、負荷入力が前記第1論理ゲートの 出力に提供され、制御入力が、前記第1論理ゲート上の 負荷の量を決定し、それによって前記第2論理ゲートの 出力で出力される信号がクロックによって提供される信 号に対して遅延している遅延の量を制御する制御信号を 提供することを特徴とする、

高解像度プログラマブル遅延回路。

【請求項4】クロック入力と制御入力と出力とを有し、 2 M個の高解像度プログラマブル遅延回路 (HRPD

C) を備える複合高解像度プログラマブル遅延回路であ って、

前記各HRPDCが、クロック入力と制御入力と出力と を有し、前記の1つのHRPDCの出力を次のHRPD Cのクロック入力に接続することによって前記HRPD Cが相互に直列に接続され、前記各HRPDCの各制御 入力が相互に接続されて複合回路の制御入力を形成する ことを特徴とする、複合高解像度プログラマブル遅延回 路。

【請求項5】それぞれ24個のHRPDCを備え、それ ぞれクロック入力と制御入力と出力とを有する、N個の 複合HRPDCを備える、プログラマブル遅延構造にお いて、

前記複合HRPDCが、前記の1つの複合HRPDCの 出力を次の複合HRPDCのクロック入力に接続するこ とによって、相互に直列に接続され、

前記複合HRPDCのうちの最初の複合HRPDCが2 ⁰個のHRPDCを含み、第2の複合HRPDCが21個 のHRPDCを含み、前記複合HRPDCのうちのN番 目の複合HRPDCが2N-1個のHRPDCを含み、

ttotalが、構造中の遅延であり、

trixedが、すべてのHRPDC中の最小遅延であり、 thapocが、前記HRPDCの制御入力が所定の2進状 態にあるときのHRPDC中の遅延と、制御入力がそれ と反対の2進状態にあるときの前記HRPDC中の遅延 との差であり、

Dが、活動状態にあるHRPDCの数に対応する数であ るとして、

プログラマブル遅延構造が、

であり、

複合HRPDCの制御入力が最初のHRPDCの制御入 力に接続される、

ことを特徴とする、プログラマブル遅延構造。

【請求項6】さらに、それぞれ入力と出力を有するN-1個の遅延ブロックDIyを備え、

その入力が、所定の遅延を指定する信号を提供し、

m番目のブロックの出力が前記複合HRPDCのうち

(m+1) 番目の複合HRPDCの前記制御入力に、前 40 記クロック入力における信号が前記複合HRPDCの前 記制御入力と整列するように接続され、

toが前記HRPDCの1つ中の遅延であるとして、 m番目のブロックの遅延が

 $D l y_m = t p \times (2^m - 1)$

であることを特徴とする、請求項5に記載のプログラマ ブル遅延構造。

【請求項7】遅延の広い範囲にわたって線形高解像度遅 延を提供し、遅延のオーバーラップを提供し、出力パル スを子め定義したエッジをもつように整形するための、 50 プログラマブル・パルス発生器において、

複数の入力と出力とを有し、各入力が、生成すべき所定 の遅延を選択するためにそれぞれ当該のデータ線に接続 され、アレイがアドレスを決定するためのアドレス線を 有する、タイミング制御アレイと、

それぞれクロッキング手段によって駆動されるクロック入力と、前記タイミング制御アレイの出力に接続された複数の制御入力と、前記クロック入力信号に対して遅延された信号を提供する出力とを有する、N個のタイミング発生器と、

N個の入力と出力とを有し、前記各入力がそれぞれ前記 N個のタイミング発生器の出力の1つによって駆動され、前記各入力が前記出力における信号の立上りまたは立下りを制御する、データ・フォーマッタとを備え、前記データ・フォーマッタが、前記N個の入力における信号を組み合わせて、前記入力クロック信号に対して遅延された立上り及び立下りを有するパルスを形成することを特徴とする、

プログラマブル・パルス発生器。

•

【請求項8】論理ゲートの遅延よりも少なくとも1桁小さい遅延を有し、タイミング・オンザフライ能力を提供 20 する、高解像度プログラマブル遅延回路であって、

クロックによって提供される信号を受け取るための入力 と、クロック信号に対して遅延された信号を提供する1 つの出力とを有する、論理ゲートと、

論理ゲートの出力に接続され、少なくとも1つの負荷ブロックを備える負荷手段とを備え、

前記少なくとも1つの負荷ブロックがそれぞれ、負荷入力と制御入力とを有し、負荷入力が論理ゲートの出力に接続され、制御入力が、前記論理ゲート上での負荷の量を決定する制御信号を提供し、それによって前記論理ゲ 30ートの出力において出力される信号がクロックによって提供される信号に対して遅延される遅延の量を制御することを特徴とする、高解像度プログラマブル遅延回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般に高解像度プログラマブル遅延回路に関し、より詳しくはプログラマブル・パルス発生器に関する。

[0002]

【従来の技術】プログラマブル遅延回路は、当技術分野で周知である。この回路は、超大規模集積回路(VLSI)のテストの分野を中心に様々な応用分野で広く使用されている、通常、テスト・システムは、被験装置(DUT)に対する刺激として使用する、しばしば数ピコ秒ないし数マイクロ秒の範囲の遅延増分を伴う、正確なタイミング信号を発生する必要があることが知られている。

【0003】通常は2ナノ秒ないしそれ以上の範囲の、 比較的大きな遅延ステップを発生させるための様々なディジタル技術が提案されてきた。 【0004】Y. E. チャン (Chang) 等は、IBMテクニカル・ディスクロージャ・ブルテン、第20巻、第3号 (1977年8月) のp. 1027で、最高約200MHzまでの周波数で動作することのできるプログラマブル・タイミング発生器を開示している。この回路のサイクル時間は、5ないし2500ナノ秒に連続的にプログラム可能であり、特定のパルス・シーケンスの時間遅延が0ならそのサイクル時間までの値にプログラム可能である。【0005】Y. E. チャン等はさらに、米国特許第4608706号明細書に、ディジタル・カウンタと比較回路を使って、サイクル時間の増分で遅延を発生させる、高速プログラマブル・タイミング発生器を記載している。ディジタル・カウンタと比較回路は、通常当技術

【0006】将来のテスト・システムの第2の要件は、「タイミング・オンザフライ」変更能力であり、これはプログラム式遅延値をテスタ・サイクルごとに変化させることと定義される。既存の最小テスタ・サイクル時間は2~4ナノ秒程度なので、遅延発生回路がこの速度でのプログラム値の変化に応答できることが不可欠である。既存の遅延回路はこの速さに応答できず、1組の固定遅延発生器のうちから選択を行うにはマルチプレクサ回路などの不格好な配置が必要である。

分野の実務家達が様々な応用分野向けに可変タイミング

を得るために使用してきた。

【0007】この要件を満たすには、タイミング・メモリ、カウンタ、バーニヤを含むかなりの数の回路を追加するしかない。これらの回路は、テスタ・ドライバ/負荷/比較回路と直接インターフェースし、全体として10ピコ秒の範囲の解像度でプログマブル・タイミング事象を発生する。このような回路配置は、EDN、1992年5月21日号に所載の論文"ECL IC integrates 200MHz ATE pin electronics"に記載されており、複数の時間セットを「オンザフライ」で選択し、それによってサイクルごとにタイミングを変化させることができる。

【0008】T. タマーマ(Tamama)博士の論文"High accuracy ASIC tester"、Electronic Product Design、1990年10月号、pp.39-42に記載の別の回路配置は、一連のカスケード式セレクタ(またはデマルチプレクサ)とそれに対応する並列経路を示している。 各遅延経路は異なる値をもち、設計中に線形性を確保するには細心の注意が必要である。

【0009】この要求の従来技術の回路は、特に高波遅延環境で、遅延をオンザフライで切り換えることができない、あるいは難しいという欠点を有する。

[0010]

【発明が解決しようとする課題】本発明の一目的は、単一の論理ゲートよりもずっと小さな、好ましくは10ピコ秒規模の大きさの遅延増分を生成することである。

【0011】本発明の他の目的は、高解像度プログラマブル遅延を有する回路を提供することである。

【0012】本発明の他の目的は、サイクルごとに遅延 値を変更することのできる、すなわちタイミング・オン ザフライのタイミング回路を提供することである。

【0013】本発明の他の目的は、複数の高解像度プロ グラマブル遅延回路を組み合わせて、合計遅延が任意の 所定の値に変化する、複合高解像度プログラマブル遅延 回路とすることである。

【0014】本発明の他の目的は、複数の前記回路を組 み合わせて、正確なタイミング信号を提供し、サイクル ごとにパルス・タイミング・パラメータを変えることの 10 できる、プログラマブル・パルス発生器とすることであ る。

【0015】本発明の他の目的は、較正要件が単純化さ れたパルス生成回路を設計することにより、テスト・シ ステムの較正に必要な時間と労力の量を最小にすること である。・

[0016]

【課題を解決するための手段】本発明は、広い遅延範囲 にわたって線形の高解像度遅延を提供し、遅延のオーバ ーラップを提供し、予め定義した形状のエッジを有する 出力パルスを成形するための、プログラマブル・パルス 発生器であって、複数の入力と出力を有し、各入力が発 生すべき所定の遅延を選択するために当該のデータ線に 接続されており、アドレスを決定するためのアドレス線 を有するタイミング制御アレイと、それぞれ刻時手段に よって駆動されるクロック入力と、タイミング制御アレ イの出力に接続された複数の制御入力線と、クロック入 力信号に対して遅延された信号を提供するための出力と を有する、N個のタイミング発生器と、N個の入力と1 つの出力を有し、各入力がそれぞれN個のタイミング発 生器のうちの1つによって駆動され、各入力がそれぞれ 出力における信号の立上りまたは立下りエッジの位置を 制御し、N個の入力における信号を組み合わせて、入力 クロック信号に対して遅延された立上り及び立下りエッ ジを有するパルスにする、データ・フォーマッタとを備 える。

【0017】本発明の上記その他の目的、特徴及び利点 は、添付の図面と共に以下の詳細な説明を読めばより良 く理解できよう。

[0018]

【実施例】図1は、現況技術のプログラマブル遅延回路 の概略図である。複数のゲートまたは遅延ブロック10 が互いに直列に接続されている。クロックが入力線15 を介して第1の遅延ブロック10に入力信号を提供す る。各遅延ブロックの入力は、出力線25を備えるNー 1マルチプレクサ20に接続されている。マルチプレク サ20は、遅延レジスタ30によって制御される。

【0019】この回路及び現況技術の他の類似の回路 は、遅延ブロックのチェーンの後にマルチプレクサを配

能力が損なわれるという大きな欠点を有する。この配置 を使用する場合、パルスを失いたくなければ、遅延選択 ビットを変更する前にマルチプレクサ20からの出力パ ルスを外に出すことが必要になる。遅延チェーンの合計 長さが、遅延がそのときに変化しなければならないサイ クル時間よりも長い場合は、特にその必要がある。

【0020】次に図2を参照すると、本発明によるプロ グラマブル遅延回路の概略図が示されている。この回路 は、それぞれ2つの入力と1つの出力を備え、互いに接 続された、同一またはほぼ同一のORゲート50のチェ ーンから構成される。各0Rゲート50の第1入力は前 段の出力に接続され、第2入力はデマルチプレクサ40 によって駆動される。デマルチプレクサ40は、入力線 15によって供給されるクロック信号によって駆動され る。遅延レジスタ30がデマルチプレクサ40を駆動 し、デマルチプレクサ40は、選択ビットの制御下で、 1つまたは複数のORゲート50を介して入力クロック をステアリングする。選択されたデマルチプレクサの出 力にクロック入力15の"1"パルスが現れ、他のすべて の(選択されない)デマルチプレクサ出力は"0"レベル に留まる。例を挙げると、デマルチプレクサ40が1-16(4ビット)回路であるとすると、2進組合せ"0 000"を選択すると、クロックは1つのORゲートを 通過し、"0001"を選択すると2つのORゲートを通 過するようになり、以下同様である。すなわち、すべて のORゲートが同じ遅延をもつ場合、合計遅延は次式で 与えられる。

trotal=tfixed X (S+1) tblock

上式で t fixed はデマルチプレクサ40の固定バルク遅 延であり、この固定遅延はどのデマルチプレクサ経路で 等しいものと仮定する。 tolockは1つのORゲートの 遅延である。Sはデマルチプレクサ選択ビットSo, S1, …, Snによって形成される2進数の値であり、S oは最下位ビットである。したがって次式が成立する。 【数1】

$S = \sum_{x=0}^{n} S_x \times 2^{x}.$

【0021】入力クロック信号は必ず少なくとも1つの 40 ORゲートを通過するので、この値を固定遅延と組み合 わせて合計遅延を生成しておくと好都合である。

'trotal = tfixed' + tblock × S ただし、

tfixed' = tfixed + tblock

【0022】当業者なら、工程のばらつきのためにブロ ック遅延値がチップごとに変化すること を完全に理解す るであろう。この遅延を測定して補償することができる 限り、このことは問題にはならず、そうできることはシ ミュレーション・ランによって確認されている。さら 置し、そのために回路のタイミング・オンザフライ変更 50 に、この遅延が入力選択ビットSの1次関数であること

が重要である。それが1次関数であるなら、Sの2つの値について2回遅延測定を行えば、この回路に使用する trixedと tblockが計算できる。 trixedと tblock がわかると、次式が成立する。

S=(所望の遅延-tfixed')/tblock または、

S=利得×所望の遅延+オフセット ただし、

利得=1/tblock、かつ オフセット=- tfixed'/tblock

【0023】あるいは、デマルチプレクサ40の出力が反転されているならば、図2に示した回路をANDゲートで実施することもできる。このような場合、選択されない出力が"1"となり、クロック入力15における"0"パルスがプログラマブルな個数のANDゲート中を伝播できるようになるはずである。

【0024】デマルチプレクサ40を遅延チェーンの前に置くと、クロック信号がデマルチプレクサから出て遅延チェーンに入るとすぐ、遅延制御ビットが変化できるようになり、第2パルスを注入する前に前のパルスが遅延回路全体から出るのを待つ必要がなくなり、所与の時間に複数のパルスがチェーン内に存在できることになる。あるサイクル中に注入されたパルスが、前のサイクルで注入されたパルスよりも前に遅延回路から出ることすら可能である。例を挙げると、サイクル時間が4ナノをのテスタを考えてみる。第1サイクルで遅延ビットがそれより大きな値、たとえば8ナノ秒に設定される。第2サイクルの遅延はそれよりも小さな値、たとえば1ナノ秒に設定される。「第1」パルスは8ナノ秒に出力されるが、「第2」パルスは、30

1サイクル+プログラム遅延=4+1=5ナノ秒後に、すなわち「第1」パルスよりも前に出る。このため、各テスト・サイクルの開始時と停止時に「デッド・ゾーン」ができる可能性がなくなり、テスト・ベクトル時間をプログラミングする際にかなりの柔軟性が得られる。.

【0025】図2に示した回路は、単一ゲートよりも大きな遅延を生成することができる。しかしこの回路では、非常に微細な遅延は許容されず、特に単一ゲートの伝播遅延よりもずっと小さな遅延は許容されない。この40問題を解決するため、図3に示す高解像度プログラマブル遅延回路(HRPDC)を用いると、10ピコ秒という小さな遅延がプログラミングできるようになる。2つの電流スイッチ・エミッタ・フォロワ・インバータ回路(CSEF)100を相互に直列に接続することが好ましい。負荷ブロック150と呼ばれる、CSEF100に類似しているが、エミッタ・フォロワ出力段のない第3の回路が、第1のCSEF段の出力115に接続されている。2つのCSEF回路100中の遅延は、負荷ブロック150の制御入力125における論理値(すなわ50

ち2進値)を変えることによって変化させることができる。第1CSEF100の入力(IN)(105)における立上りは、2個のCSEFを接続する出力線115における立下りとなるが、制御入力125が高状態のとき数ピコ秒遅延される。

【0026】制御入力125は3つの電流スイッチ・トランジスタ入力(102、115、125)のうち最も正の電圧なので、制御入力125が高状態のとき、負荷ブロック150の共通エミッタ152も高状態である。 バース115が変化している間、エミッタ152は固定電圧レベルにあるので、トランジスタ151のベース・エミッタ電圧VBEは強制的に変化する。この電圧遷移は、ベース・エミッタ・キャパシタンスの充電のために有限の時間を要する。

【0027】制御入力125が低状態のとき、出力線115は3つの電流スイッチ・トランジスタ入力(102、115、125)のうち最も正の電圧であり、したがって共通エミッタ点152は自由に入力115を姿である。VBEは変化がなく、再充電の必要なキャパシタンスはないので、出力線115における立とができ、入力IN105と出力OUT135を接続する経路中の遅延は小さくなると、入力115が(ノード102で)VBより下に低下すると、VBが電流スイッチへの最も正の電圧入力となり、エミッタ電圧を固定させる。このため、入力トランジスタVBEが変化して、出力線115における電圧の降下はアタ100への入力が既に関値電圧VBを越え、出力135を切り換えるので、追加の遅延はない。

2 【0028】図3に示したHRPDCの相対遅延は、複数の入力を備えた負荷ブロック150を使って増加させることができる。この遅延の増加には、次の2つの要因が寄与する。

【0029】a) 追加の入力トランジスタが余分のキャパシタンスを導入する。

【0030】b) 入力トランジスタ間で電流が均等に分割されるので、個々の各ベース・エミッタ・キャパシタンスを放電するのに利用できるエミッタ電流が少なくなる。

【0031】この遅延は負荷ブロック150の論理状態によって制御できるので、遅延が変化する速度は、負荷ブロックがある状態から他の状態に切り換わる速度によって制限される。この時間は通常は数百ピコ秒にすぎず、したがってこの回路は、オンザフライで変化する遅延を必要とする適用例によく適している。

【0032】数ピコ秒から単一論理ゲート程度(すなわち100~200ピコ秒)の範囲の遅延を得るには、図4に示したプログラマブル遅延構造を使用することもできる。複数のHRPDC501が相互に直列に接続される。複合HRPDC(502)は、同じ複合HRPDC

-5-

内の各HRPDCの制御入力を接続して、複合制御入力 503を形成することによって形成される。第1の複合 HRPDC502は、ビット0 (Bo) によって制御さ れる1つのHRPDCから構成される。第2の複合HR PDCはビット1 (B₁) によって制御される2個のH RPDCから構成され、以下同様である。各HRPDC の相対遅延値が同じ場合、この回路中の合計遅延は次の ようになる。

trotal = tfixed + D × thappo

上式で、trotalは構造中の遅延、trixedはすべてのH 10 RPDC中の最小遅延、thrpocは、制御入力125上 の論理レベルが異なるために生じるIN(図3の線10 5) からOUT (図3の線135) への遅延の差として 定義される、IつのHRPDCの相対遅延であり、Dは 遅延ビットBo、Bi...、によって形成される2進数 の値である。ただし、Boが最下位ビットである。した がって次式が成立する。

【数2】

$$N = \sum_{i=0}^{N-1} B_i \times 2^{\perp}.$$

【0033】HRPDCの代替実施例では、第2CSE Fインバータを省略し、その代わりに単純な非反転CS EF回路を使用する。この代替回路では、所与の遅延範 囲を達成するのに使用するゲートの数は少なくなるが、*

 $Dly_{m} = \sum t_{D} \times 2^{\pm} = t_{D} \times (2^{m} - 1)$

遅延ネットワークに進入するとすぐ変化させることがで きる。信号と制御ビットは同じ速度でネットワーク中を 伝播する。各制御ビットの遅延を、信号自体の直前にそ の対応する遅延ブロックに到着するように調節すること ができる。

【0036】遅延ブロックによって発生する遅延が、工 程のばらつきのためにチップ間で変わることは当業者な らすぐ理解できよう。この遅延を測定し補償することが できる限り、それは問題にはならない。同じチップ上の すべての遅延要素が同じ遅延を有する場合には、問題は さらに小さい。問題なのは、遅延が入力ビットの線形関 数であることである。実際にそうであるなら、簡単な2 点測点を行って回路の利得係数及びオフセット係数を計 算することができる。これらの係数がわかっている場 合、所望の任意の遅延に関するB制御ビットNの値は次 式で与えられる。

N=利得×所望の遅延+オフセット

【0037】図6を参照すると、前記の遅延回路を利用 した、本発明によるプログラマブル・パルス発生器の簡 略化した構造図が示されている。

【0038】このプログラマブル・パルス発生器は、そ

*多数のHRPDCを直列に接続するとき、パルス幅の歪 みを生じやすくなる。これらの歪みは、ORゲートの長 い連鎖によく見られ、当業者には周知の「パルス収縮効 果」によって生じる。

10

【0034】図5は、遅延された制御ビットを有する完 全なプログラマブル遅延構造を示す。各HRPDC中の 固定遅延を補償し、それによってより高速のタイミング ・オンザフライを可能にするため、制御ビットが相互に 遅延される。各遅延ブロックD505の遅延は各HRP DCの固定遅延(to)に等しく、後者は2つのゲート 遅延から構成される。Dlyブロック504、すなわち Dly1、Dly2、...、Dlyn-1が先行諳段の遅 延を補償する(すなわち、Dly1=1xto、Dly2 = 3 x toなど)。したがって、高い方の値のビットに ついて制御ビットに遅延を加えることにより、有効遅延 トグル周波数を増大させることができる。この遅延は、 各HRPDC中の2個のCSEFインバータによって導 入される固定遅延を補償する。あるいは、DIy504 はm番目の段より前の複合HRPDC502の固定遅延 20 を補償し、D遅延はm番目の複合HRPDC502中の 固定遅延を補償するのに使用する。単一段の固定遅延 (たとえば2つのインバータ遅延)を toとすると、m 番目の遅延は次式で与えられる。

【数3】

【0035】遅延制御ビットは、遅延させるべき信号がを置くことのできる、複数のタイミング発生器200か ら構成される。さらに、これは任意のサイクル中にパル スの発生を抑制する。タイミング発生器200は、各発 生器200ごとに所望の遅延値を選択する、タイミング 制御アレイ210によって駆動される。テスト・パター ン発生器からの(入力線205を介した)データを使っ て、タイミング制御アレイ210のアドレスを生成す る。このアレイには、所望のタイミング・セットが事前 にロードされている。各テスタ・サイクルの始めに、そ のサイクルの所望のタイミング・セットを選択するため に、タイミング制御アレイ210にアドレスが供給され る。タイミング発生器200の出力はデータ・フォーマ ッタ220中に供給され、そこで遅延タイミング発生ク ロック(図示せず)を使用して出力パルスの立上りと立 下りを(線225で)生成する。すなわち、データ・フ オーマッタがタイミング発生器とあいまって、所望のエ ^ ッジ・タイミングを有する出力パルスを生成する。

【0039】図7は、図6のプログラマブル・パルス発 生器の好ましい実施例を示す。各タイミング発生器20 0は、3つのタイプの遅延要素を組み合わせて、非常に 線形な高解像度の遅延レンジを実現する。各遅延要素 は、この遅延レンジ全体にわたって、工程のばらつきを れぞれ所与のサイクル内のどこにでもクロック・パルス 50 補償するのに十分なオーバーラップを備えた線形遅延遷

移関数(相対伝播遅延をディジタル入力に対してプロットすることによって得られる)を生成するように最適化されている。3つの遅延要素とは、入力クロックのサイクル時間をその遅延要素として使用する粗遅延401と、論理ゲートの伝播遅延をその遅延要素として使用する微細遅延403と、ディジタル的に制御されるゲート負荷を遅延要素として使用する超微細遅延402である。

【0040】後の2つの要素は以前に開示されている。 図7は、それらをどう組み合わせれば、高性能のパルス 10 発生システムが得られるかを示している。その動作を以 下の3節に要約する。

【0041】粗遅延

図8に、1つの入力と4つの出力を備える粗遅延回路を示す。カウンタ300が入力クロック105のサイクルをカウントする。比較機構310がカウンタの出力を適当な遅延レジスタ320の内容と比較し、それらが一致するとき出力パルスを(線315に)発生する。このパルスは、入力クロックのDサイクルだけ遅延される。ただし、Dは遅延レジスタ内の値である。遅延解像度は入力クロックの周期である。カウンタ300は、入力クロックの周期である。ハビットの可変モジュラス・カウンタである。ただし、RRは1と2^Nの間の値である。これによって、粗遅延回路315の周波数が制御される。出力周波数またはテスト周波数f:は次式で与えられる。

$f t = f \circ / R R$

【0042】入力クロック周波数f。および反復速度制御RRを変えることにより、所望のどんな出力周波数f、を生成することも可能である。微細遅延及び超微細遅延の遅延範囲を最小にするために、f。ができるだけ大きいことが望ましい。好ましい実施例では、8ビット・カウンタ(N=8)を使用し、2マイクロ秒から4ナノ秒の間のどんなサイクル時間の生成にも十分な125~250MHzの範囲のf。を用いる。この入力周波数範囲では、粗遅延解像度は4ナノ秒と8ナノ秒の間となる。カウンタの値はRR-1を決して越えないので、所望の遅延をD≧RRにプログラムすることによって、出力パルスの生成を制御することができる。

【0043】図8の粗遅延回路は、単一のカウンタ300と、それぞれの出力315で多数のプログラマブル粗遅延を生成するようにそれぞれ遅延レジスタ320によって制御される複数の比較機構310とを備える。これによって、粗遅延論理回路の全体寸法が減少する。

【0044】微細遅延

微細遅延回路は、図2に示したプログラマブル遅延回路によって提供される。デマルチプレクサ40が、入力クロック15を1つまたは複数のORブロック50を介して送る。各ORゲートは、同一またはほぼ同じ伝播遅延を有すると仮定する。したがって、線形遅延関数が生じ

る。

【0045】微細遅延は完全なタイミング発生器構造の 最終要素として配置するのが最も好都合なことに留意されたい。それは、微細遅延の構造により、クロック・パルスが微細遅延入力に入った直後に、遅延制御ビットが 変化できるからである。クロック・パルスが遅延はテントの出るのを待つ必要がない。微細遅延の最大遅延はテットの出るのを待つ必要がない。微細遅延が変化はテートが変度したがあり得るので、微細遅延を最終である。さらに、微細遅延を最終に置くのが最善である。さらに、微細遅延を最後に置くがれるが遅延されて次のサイクルに入り込むことが能になる。その結果、タイミング・パルスを所与のサイクルになる。その結果、タイミング・パルスを所与のサイクルのどこに置けるかの制限がなくなる。

【0046】ORブロック50の数が2の累乗でない場合、(すなわち、未使用のデマルチプレクサ出力がある場合)、無効な遅延値をプログラムすることによって出力パルスを抑制することができる。例を挙げると、45ステップの微細遅延では6個の選択ビットが必要となる(26=64)。したがって45より大きな遅延数をプログラミングすると出力パルスが抑制できる。

【0047】この回路の好ましい実施例では、各ORブロックごとに2個のNORゲートがステップ当り合計220ピコ秒使用され、それによってORゲートの長いチェーンの共通のパルス収縮効果が最小になる。解像度を約110ピコ秒より小さく減少させるために、微細遅延の始動時に単一ゲート遅延を経路中に切り換えることができる。この微細遅延の全範囲は約10ナノ秒である。

7 【0048】超微細遅延

超微細遅延の動作を図3に示す。前述のように、この回路は、ディジタル制御のゲート負荷を使用して、10ピコ秒より小さな相対遅延ステップを生成することのできるHRPDCを生成する。図4に示すようなプログラマブル遅延構造を使っていくつかのHRPDCを組み合わせると、HRPDC遅延の任意の整数倍の遅延を得ることができる。超微細遅延の全範囲は、微細遅延の最小ステップ・サイズとオーバーラップするように設計される。好ましい実施例では、超微細遅延の最大範囲は約20ピコ秒であり、単一ORゲートの110ピコ秒の遅延をカバーするのに十二分である。

【0049】出力される前に、データ・フォーマッタはタイミング発生器の出力を使って、出力パルスの立上り及び立下りを位置決めする。典型的なデータ・フォーマッタは、セット/リセット・フリップフロップを使って実施することが好ましい。

【0050】タイミング制御アレイ

タイミング・オンザフライを実施するため、所望のタイミング値をアレイに記憶し、そのアレイの出力で各タイ 50 ミング発生器 200を駆動する(図7参照)。各テスタ

・サイクルごとに、パターン発生器がアレイ・アドレス を供給し、そのアドレスを使って、そのサイクルの所望 のタイミング値を選択する。

【0051】この概念を実際に実施する際には、悪いと きにアレイ出力を変更しないように細心の注意を払わな ければならない。そうしないと、タイミング情報が失わ れて、正しくないテスタ出力が生じる可能性がある。こ れは、既存の(すべてとはいかずとも)大部分のタイミ ング発生器回路が、テスタ・サイクル時間より大きな絶 対伝播遅延を有することで説明できる。(絶対遅延と は、最小(ゼロ)相対遅延がプログラムされているとき の回路中の遅延をいう)。したがって、制御ビットが新 しい値に変化したときに、タイミング・パルスがまだ遅 延発生器中を進行中である可能性が高い。これは、予期 できない悪い結果を与える可能性がある。この問題を解 決する1つの方法は、タイミング発生器セクション中の バルク遅延を補償するために遅延を追加することであ る。これは一般にかなりのIC表面積を消費する可能性 がある。好ましい実施例では、タイミング制御アレイ を、タイミング発生器の各主要部分ごとに1つずつ、い 20 くつかの小形アレイ(420、430、440)に区分 する。各アレイ(450及び460)のアドレス線に遅 延要素を追加する。これらのアドレス遅延要素は、各タ イミング発生器要素中の絶対遅延を補償するように調整 される。パターン発生器からのビットが既に変化してい る場合でも、各タイミング発生器要素遅延制御ビットは 適切な時間に到着する。

【0052】この方法は、アレイ・アドレス・ビットの 数が遅延制御ビットの数より小さいとき、より効率がよ い。好ましい実施例では、タイミング制御アレイは、4 つのアドレス・ビットによって選択される16のワード を有する。各ワードは、各タイミング発生器ごとに20 ビット、1ワード当り合計80ビットを含んでいる。し たがって、80の遅延制御ビットに遅延を追加するより も、4つのアドレス・ビットに追加する方がずっと難し くない。

【0053】次に図9を参照すると、前述のプログラマ ブル・パルス発生器から出力される複数の波形が示され ている。4つの信号S1、R1、S2、R2は、4つの タイミング発生器の出力を表す。SI及びS2はデータ ・フォーマッタへのセット入力として使われ、出力パル スの立上りの位置を制御する。R1及びR2はデータ・ フォーマッタのリセット入力として使われ、出力パルス の立下りの位置を制御する。

【0054】図10に、これらの出力を発生するための タイミング制御アレイの内容を示す。図10の各行はタ イミング制御アレイ中の16のワードの1つに対応し、 各ワードが4つのタイミング発生器のうちの1つを制御 する。各タイミング発生器はその出力パルスが抑制され る(OFFで示す)こともあり、遅延値を有することも ある。

【0055】図9に示す第1のサイクルは、第1のアレ イ・ワード(すなわちアドレス1)を選択した結果を示 す。この場合、4つのタイミング発生器出力がすべて抑 制され、出力パルスは発生しない。

【0056】第2サイクルは、第2のアレイ・ワード (すなわちアドレス2)を選択した結果を示す。その場 合、タイミング発生器S1が時間0にパルスを発生し、 それによって時間 0 にプログラマブル・パルス発生器出 力に単一の立上りが生じる。

【0057】第3サイクル(すなわち、アドレス3)で は、R1タイミング発生器が時間Oにパルスを発生し、 それによって時間 0 に単一の立下りが生じる。ワード2 と3を交互に選択することにより、典型的な非ゼロ復帰 (NRZ)データ・パターンを発生させることができ る。同様に、ワード4及び5もただし時間1ナノ秒にN RZパターンを発生する。ワード6は、同じサイクル内 で2つのタイミング発生器を選択することによって、ビ のように1復帰 (R1) フォーマットが生成されるかを 示す。最後に、ワード7は4つのタイミング発生器をす べて使って、同じサイクル内に2つのパルスを有する2 重パルス・フォーマットを生成する。

【0058】ほんの二三の実施例を詳細に記述したが、 頭記の特許請求の範囲で詳細に定義される本発明の範囲 内で他の変形があることは当業者には自明であろう。

【図面の簡単な説明】

【図1】従来技術のプログラマブル遅延回路の概略構成 図である。

【図2】本発明の第1の好ましい実施例によるプログラ マブル遅延回路の概略構成図である。

【図3】標準の論理ゲートを使用してわずか数ピコ秒の 相対遅延を生成する、高解像度プログラマブル遅延回路 (HRPDC) の概略図である。

【図4】各ブロックが図3の1つのHRPDCを表す、 本発明によるプログラマブル遅延構造の概略図である。

【図 5 】各遅延ブロック中の固定遅延を補償するように 制御ビットが遅延され、それによってより速い速度でタ イミング・オンザフライ変更が可能になる、遅延された 制御ビットをもつ完全なプログラマブル遅延構造の概略 構成図である。

【図6】本発明によるプログラマブル・パルス発生器の 簡略化した概略構成図である。

【図7】本発明によるプログラマブル・パルス発生器の より詳細な概略構成図である。

【図8】1個のカウンタと複数の比較回路を含む4入力 粗遅延回路の概略図である。

【図9】本発明で記述される「タイミング・オンザフラ イ」を例示する、プログラマブル・パルス発生器のうち の可能な出力波形を示す図である。

【図10】図9によるプログラマブル・パルス発生器の

15

出力を発生するためのタイミング制御アレイの内容を示す図である。


【符号の説明】

30 遅延レジスタ


40 デマルチプレクサ


50 ORゲート

【図1】



【図4】






[図5]


[図10]

	アレイ ワード	8 e t 1	Reseti	Set 2	Reset 2	ラベル	
	1	オフ	オフ	オフ	オフ	NOP	
	2	0	オフ	オフ	オフ	NRZ1 0+/#	
1	3	オフ	0	オフ	オフ	NRZO Oナノ野	
	4	1	オフ	オフ	オフ	NRZ1 1+/8	
ı	5	オフ	Ş	オフ	オフ	NRZO 17/8	
ı	6	1.5	0.5	オフ	オフ	R 1	
1	7	0	1	2	3	Dbl Pla	
1	8	2.0	1.0	オフ	オフ	RI	
J	9	0	1.6	オフ	オフ	R = 1.6	
1	10	0	1.8	オフ	オフ	R z 1.8	
Į	1.1	0	2.0	オフ	オフ	Rz 2.0	
I	12	0	2.2	オフ	オフ	R z 2.2	
ı	13	0	2.4	オフ	オフ	R z 2.4	
1	14	0	2.6	オフ	オフ	R = 2.6	
ł	15	0	2.8	オフ	オフ	Rz 2.8	
ı	18	0	3.0	オフ	オフ	R ≥ 3.0	






[図6]




【図9】

出力	7521 NOP	7ドレス2 NR Z) のナノビ	7ドレス3 NR Z O のナノサ	アドレス4 NRZ 1 1ナノ ジ	747725 NRZO 1778	7 F V Z 6	7 F L 2 T 0 b P I s	7
SI					L			
Rı								
S2								
R2								

[図7]



[図8]



フロントページの続き

(72)発明者 ディン・リエン・ド アメリカ合衆国95136、カリフォルニア州 サンノゼ、キャピトル・ビレッジ・サーク ル 364

(72)発明者 アルギルダス・ジョーゼフ・グルオディス アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールズ、エッジヒル・ ドライブ 52